在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1829|回复: 1

[讨论] DFC补偿的LDO设计问题

[复制链接]
发表于 2023-2-10 20:42:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
借鉴的论文是:基于阻尼系数控制频率补偿的无电容型 LDO 设计-邹志革 ,杨诗洋,以及A Loop-Improved Capacitor-Less Low-Dropout Regulator for SoC Power Management Application,内容几乎一样,我的问题是为什么我仿真时GBW内出现了一对离得很近的零极点,尤其是负载变大时。这种情况没有在论文里提及,但是我看他的仿真也出现了GBW内相移的起伏,新人刚做这类capless的LDO,不太明白
QQ截图20230210202919.png
QQ截图20230210202952.png
微信图片_20230210202439.png
发表于 2023-2-13 18:56:14 | 显示全部楼层
标记一下当学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 17:29 , Processed in 0.014442 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表