在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1562|回复: 5

[求助] 在研究buck dcdc,请问CCM、DCM在控制架构上有什么差异吗???

[复制链接]
发表于 2023-2-10 17:28:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在研究buck dcdc,请问CCMDCM在控制架构上有什么差异吗???
发表于 2023-2-10 20:21:17 | 显示全部楼层
应该没有
发表于 2023-2-11 10:16:44 | 显示全部楼层
主环路应该是一样的
发表于 2023-2-11 10:48:14 | 显示全部楼层
DCM需要过零点检测电路,在电感电流降到零的时候关闭power FET,使得没有电感负电流
发表于 2023-7-17 17:10:44 | 显示全部楼层
主要是器件的充放电速度不一样好像,快就断续了
发表于 2023-7-17 22:51:47 | 显示全部楼层
這個問題很深分開討論唄:

ckt 上面看起來就是多惹一個ZC而已但是

Constant Freuqency V-Mode control:

CCM:   Error amp. to output voltage 看到 LC complex poles --> 看esr zero位置決定Type-II or III compensator

DCM: 因為控制D --> 控制 iL peak --> complex poles 解藕 成single poles --> copmensation好做 maybe Type-II only

又因為fixed frequency --> DCM D 正比於 Io --> ckt implementation 會遇到 cmp nonlinearity @ small Io, UG CS也會有settling time issue

Constant Frequency Peak Current Mode Control:

CCM:  Vo/Vc = iL/Vc x Vo/iL = iL/Vc x Zo : 退化成VCCS single pole --> type II only but need slope comp. for D > 0.5 and for better noise immunity, 另外implementation上面還要做leading edge blanking 跟minimum on time  

DCM: 此時slope comp.情況變的比較複雜一點~  詳情請去看 fundamental of power electronics 那本書裡面有推導

至於如果去看ridley的model會發現 Q2 這個東西會影響到你的最大頻寬能推多少, 個家公司有各種adaptive ramp based on Q2 or falling slope 可能看一看paper跟patent大概可以知道再幹嘛

剩下的COT 那些就比較複雜惹, 涉及到EA output lower clamping, external ramp clamp 還有 outer loop 怎麼加進去, 可以多看paper跟patent
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 17:12 , Processed in 0.017416 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表