在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1055|回复: 4

[讨论] SOC 中ICG 位置

[复制链接]
发表于 2023-2-4 23:24:40 来自手机 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
刚转行做SOC design,有一些基础的问题请教,对于层次化设计,各个子系统单独综合布局布线,控制各个子系统的软件可控的clock gate cell是放在各个子系统,还是统一管理放在顶层时钟管理模块对后端更友好呢?此外这些手动例化的icg 单元scan enable pin,一般是接scan mode还是接scan enable合适呢?希望得到您的不吝赐教,感谢

发表于 2023-2-5 07:26:53 | 显示全部楼层
ICG的全文是什么?
 楼主| 发表于 2023-2-5 08:33:29 来自手机 | 显示全部楼层
integrated Clock Gating
发表于 2023-2-16 00:03:05 | 显示全部楼层
scan_enable接ICG,scan_mode一般用于切换reset mux
 楼主| 发表于 2023-2-24 16:40:31 | 显示全部楼层


icxiaoke1990 发表于 2023-2-16 00:03
scan_enable接ICG,scan_mode一般用于切换reset mux


谢谢您的讲解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 01:41 , Processed in 0.016794 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表