设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › NC-verilog 仿真出现问题

发新帖

查看: 1832|回复: 3

NC-verilog 仿真出现问题

发表于 2008-1-14 13:27:51 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用NClaunch仿真的时候.到最后一步simulate的时候出现错误,design broswer出不来,下面的窗口出现了乱码,究竟是怎么回事啊?

相关帖子

回复

发表于 2008-1-14 17:40:32 | 显示全部楼层

出错信息得给出呀，否则大家怎么出手帮忙

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2008-1-18 09:01:29 | 显示全部楼层

就是，得有出错信息，才好分析啊

回复支持反对

发表于 2008-1-30 12:52:11 | 显示全部楼层

重启。。。

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 23:36 , Processed in 0.020394 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表