在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1394|回复: 1

[原创] 高电源抑制比带隙基准的相关问题

[复制链接]
发表于 2022-12-5 17:55:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人是个研一的模拟ic小白,最近简单做了一个低压带隙基准,这种类型的我能自己搞好,当我想进一步提高PSRR的时候,想参考如下结构,遇到了问题:

                               
登录/注册后可看大图



                               
登录/注册后可看大图

本人用的是比较老旧的180nm 3.3 v工艺,调管子的时候很难将运放调饱和,就使得无法将运放两端的电压钳制成相等,有点迷茫,不太会调,有没有老哥做过这种的,给我指点一下方向
 楼主| 发表于 2022-12-5 19:44:12 | 显示全部楼层
图被吞了,在这里放一下
微信图片_20221205194313.png
微信图片_20221205194330.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-9 13:54 , Processed in 0.026639 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表