关于隔离管

努力学习ing · 发表于 2022-11-22 12:34:18

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

1.8v的隔离管，按照所给文件画的，文件如图1，搭了一个简单的电路，原理图版图如图2,3，并且版图上衬底也显示连接的源端，如图4，但图5lvs报错衬底接的GND，有没有大佬帮忙看看具体什么原因，哪里画错了吗

adhylin · 发表于 2022-11-22 13:32:06

原理图错了，NMOS的source端浮地了，B端要接到GND

李幕白 · 发表于 2022-11-22 13:33:54

根据第一个图，ISO是独立的，你在电路图中的管子型号有没有对？ISO的端口怎么没显示出来连什么，一般有ISO的都是 VDD/GND交替起到隔离作用的把，LVS那边就是写着GND在LAYOUT那边多了个连接，应该就是你在版图把GND连到了ISO外环导致的错吧。

挖掘叽 · 发表于 2022-11-22 14:27:28

第一张图放大看不清楚，我觉得应该是版图的ISO管少了PSUB的识别层（隔离层），LVS验证只识别到GND的PSUB，这如果不是PDK的版图，需要仔细检查一下层次。

ncash0933 · 发表于 2022-11-22 14:31:55

顶一下

이지은 · 发表于 2022-11-22 17:43:08

电路错了

hanfeng006 · 发表于 2022-11-22 21:24:32

电路里面电阻的属性bulk是不是选pw

努力学习ing · 发表于 2022-11-23 18:47:12

挖掘叽发表于 2022-11-22 14:27
第一张图放大看不清楚，我觉得应该是版图的ISO管少了PSUB的识别层（隔离层），LVS验证只识别到GND的PSUB， ...

是这样的，我点亮GND是deep nwell外面的线，net8是里面包的，mos衬底应该是接源端的，但lvs识别的外面的衬底，给的图上也没有识别层

挖掘叽 · 发表于 2022-11-24 09:52:50

本帖最后由挖掘叽于 2022-11-24 09:54 编辑

努力学习ing 发表于 2022-11-23 18:47
是这样的，我点亮GND是deep nwell外面的线，net8是里面包的，mos衬底应该是接源端的，但lvs识别的外面的 ...

1、根据电路，mos的bulk端接S端，外围的衬底是GND。。
2、lvs未识别到mos的衬偏且认为衬底均为GND，代表ISO并未起到作用。。
3、ISO未起到作用，从版图看连接应该都对，重点检查ISO管的layer层次，特别是特殊层。。
4、这第一张图放大也挺模糊，建议检查下方剖面图的中间粉色线及与它相邻的衬底的layer在版图中的数量、大小、位置。。
5、emmm。。DRC也验证一下。。
补充一下，电路里是mn18的管子，看样子不像是ISO管的名字呀。。。

lee_liny · 发表于 2022-11-24 19:15:33

mos管的s端没接衬底，不能和电阻的gnd端连接，故 gnd short了

[求助] 关于隔离管

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2