过顶层LVS电源地之间的decouple电容尺寸对应不上。

刘豫jsic · 发表于 2022-11-17 20:04:11

本帖最后由刘豫jsic 于 2022-11-18 08:49 编辑

在过顶层LVS时，全局有很多VDD和GND之间的电容，他们的尺寸在原理图上都不一样，但是报错的尺寸明明其他地方有这个电容，但是他会报错到别的地方，就算我这次改了这个尺寸，他下次就换个地方的电容报错，有没有什么方法？还是说合并成一个整体的，看总面积。谢谢各位

843071455 · 发表于 2022-11-17 20:04:12

这很正常啊，要想过lvs就必须要把所有的线路和版图的这种连接关系的器件全部都列出来，然后尺寸全部对应上才行，你出现这种问题就是说明你还有个别的器件的尺寸没有和版图一致，至于你说的合并这个方法是可以，关键是你这个是用mos器件做的电容，还有一些电路里电容连法的小器件，其实电路并不是想让它用作电容的，所以你说合并按面积做就行不通了，其实如果模块先前是过的，这种问题也不算太麻烦的，应该用hcell会更好些，如果原来模块没过，那就只能自己好好的对了，没有什么特别好的方法。

刘豫jsic · 发表于 2022-11-18 08:48:19

C:\Users\LY\Desktop\微信图片_20221118084751.png

ncash0933 · 发表于 2022-11-18 09:36:33

看总面积合并成一个整体

刘豫jsic · 发表于 2022-11-18 09:49:41

843071455 发表于 2022-11-18 09:30
这很正常啊，要想过lvs就必须要把所有的线路和版图的这种连接关系的器件全部都列出来，然后尺寸全部对应上 ...

模块里没有这些decouple电容，都是放在最后顶层里的，我第一遍一个一个改过了，第二遍再过LVS，之前改过的尺寸又报错成别的尺寸，明明有这个尺寸的MOS。是不是总个数没对上导致的。要先把个数对上，再一遍遍改一下。多谢大哥

刘豫jsic · 发表于 2022-11-18 09:52:19

ncash0933 发表于 2022-11-18 09:36
看总面积合并成一个整体

MOS电容不报错面积，只有w参数，L没有，面积不好对啊

刚会飞的菜鸟 · 发表于 2022-11-18 09:54:42

应该是你个数没有统计好,仔细统计一下

843071455 · 发表于 2022-11-18 09:58:12

本帖最后由 843071455 于 2022-11-18 09:59 编辑

刘豫jsic 发表于 2022-11-18 09:49
模块里没有这些decouple电容，都是放在最后顶层里的，我第一遍一个一个改过了，第二遍再过LVS，之前改过 ...

对啊，你确定某个器件尺寸有且个数是对的那就不用管它，继续找，只有当个数和尺寸完全匹配才行，有一个对不上它可能就会乱认，至于怎么查版图个数你可以点calibre里原理图那边的一个器件错误，这个时候版图的所有这种连法的器件都会亮起来，然后统计一下个数和尺寸，然后再和原理图里的器件一一去对比，，肯定可以找出不同的。

ncash0933 · 发表于 2022-11-18 10:00:09

刘豫jsic 发表于 2022-11-18 09:52
MOS电容不报错面积，只有w参数，L没有，面积不好对啊

版图的L是2.12u ‘ 是W 26.1u

刘豫jsic · 发表于 2022-11-18 10:14:31

ncash0933 发表于 2022-11-18 10:00
版图的L是2.12u ‘ 是W 26.1u

LVS设置总的MOS 电容时，只有一个很大的w管子的错

[求助] 过顶层LVS电源地之间的decouple电容尺寸对应不上。

最佳答案

站长推荐 /2