VtoI电路流片200mV offset

camel_lcz · 发表于 2022-11-5 22:43:38

各位前辈好，最近的流片中使用图示VtoI电路，使用外部基准电压，产生偏置电流供片内模拟电路使用。VREF=1V，产生偏置电流5uA。RPLUS接外部电阻200k。环路增益>70dB。蒙特卡洛仿真V+ - V-@3sigma=15mV。

测试芯片时，发现图中运放的V- - V+=200mV，没有虚短。不知原因为何。

图中NMOS应该足够提供这么大的电流，调整VREF +-100mV时，运放两端仍可以保持200mV的误差而跟随。
测了两块片子，一块offset200mV，一块offset400mV。
后仿加PAD提参R+C+CC，考虑bonding线电感3n，电阻30m，PCB焊盘电容10p。仿真结果offset<1mV。小弟百思不得其解。

还请各位前辈不吝赐教！

45621 · 发表于 2022-11-5 23:58:35

可以說的更detail
ex.OTA架構或是整張電路

camel_lcz · 发表于 2022-11-6 11:29:12

好的，OTA使用的是一个P输入两级运放。使用VREF作偏置产生偏置电流。增益>70dB。后续电路只是使用了VtoI电路产生的偏置电流，与问题没什么联系所以没有放上来。

z1314007 · 发表于 2022-11-6 13:10:58

总功耗与仿真一致吗

camel_lcz · 发表于 2022-11-6 16:12:04

z1314007 发表于 2022-11-6 13:10
总功耗与仿真一致吗

这个没有关注，前辈认为会有什么可能的问题吗？

测试时只确定了这个模块复制出去的偏置电流是（VREF+offset）/R。

wkp1992101 · 发表于 2022-11-6 17:08:14

将VREF=1V改变一下试试，你运放的电流来源是一个Nmos（具体工作区和电流大小都跟你的这个器件的Vth有关，饱和区对应I=1/2UnCox(W/L)(Vref-Vth)^2）;这个电流具有很大不确定性，可能导致运放工作不正常。你可以检查一下看看。

camel_lcz · 发表于 2022-11-6 20:46:17

wkp1992101 发表于 2022-11-6 17:08
将VREF=1V改变一下试试，你运放的电流来源是一个Nmos（具体工作区和电流大小都跟你的这个器件的Vth有关，饱 ...

实际测试VREF=1V +- 200mV都是维持固定的offset。所以可能也不是这个原因？
当然，VREF>1.2V时运放输出到达VDD=3.3V，需要进一步提高电源电压，使得VtoI的NMOS足以承载VREF/R的电流。

wkp1992101 · 发表于 2022-11-7 12:30:01

camel_lcz 发表于 2022-11-6 20:46
实际测试VREF=1V +- 200mV都是维持固定的offset。所以可能也不是这个原因？
当然，VREF>1.2V时运放输出到 ...

首先你要弄清楚你这个nmos的阈值电压是多少，然后你需要搞清楚运放的偏置电流需要多大（偏置电流取值不合适直接影响你运放的动态性能参数，包括增益，相位裕度，摆率等）。选取合适的vref值使得偏执电流满足运放的要求。而不是盲目的给vref取值。因为你的vref接到nmos gate端了，出现在平方项里面。所以vref取值不能随意，只能取很小范围（mV级别波动），才能使偏置电流不至于变化太大（此时运放稳定工作）。通常来讲，应该是用一个与电源无关的偏置电路产生偏置电压接到这个Nmos，而不是直接接Vref。

totowo · 发表于 2022-11-7 12:54:29

最好看看你模拟测试点是不是靠近OTA输入端，尤其是OTA输入负端那边是有电流流过一个RPLUS的，一旦测试点离OTA输入负端的寄生电阻上有电流通道，那就会有比较大的误差

jacky_ru2004 · 发表于 2022-11-7 15:17:58

偏置电流应该用一个与VREF无关的BIAS，确保运放静态工作点稳定

[求助] VtoI电路流片200mV offset

站长推荐 /2