设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Designing Digital Systems With SystemVerilog (v2.1) ...

1 2 3 4 567 8 / 8 页下一页

发新帖

楼主: 2046

[资料] Designing Digital Systems With SystemVerilog (v2.1) @2021

发表于 2022-12-31 11:35:06 | 显示全部楼层

kankankan

回复支持反对

发表于 2023-1-6 11:34:35 | 显示全部楼层

这本书写的不错！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-1-7 10:00:18 | 显示全部楼层

谢谢！

回复支持反对

发表于 2023-1-7 13:53:18 | 显示全部楼层

thanks

回复支持反对

发表于 2023-9-8 16:21:59 | 显示全部楼层

谢谢分享！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-11-3 14:15:21 | 显示全部楼层

谢谢分享~~~~~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-12-3 20:01:47 | 显示全部楼层

不错的书籍

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-12-6 08:56:24 | 显示全部楼层

先存下，以备不时之需

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-12-6 09:04:08 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2023-12-9 21:27:35 | 显示全部楼层

谢谢分享

回复支持反对

1 2 3 4 567 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-25 16:05 , Processed in 0.028571 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表