SAR ADC有效位数上不去求解

NJYYFC · 发表于 2022-10-21 16:50:40

本人目前在做一个saradc，目标10bit .18工艺。在使用PDK MIMcap时，使用8f作为单位电容，有效位数能达到10bit，但当电容降低到2f时，发现有效位数最多只能达到9.6bit，在1.8V 10bit的条件下，使用2f电容完全能满足kt/c噪声的要求，比较时间和时序都正确，在满足噪声要求的情况下，从带宽考虑，当我电容降低时，有效位数不应该得到改善吗？为什么现在还降低呢... 使用analog库里的理想电容也是同样的结果，求解！求解！

loopgain · 发表于 2022-10-21 17:06:45

mismatch考虑了吗？

NJYYFC · 发表于 2022-10-21 17:22:47

loopgain 发表于 2022-10-21 17:06
mismatch考虑了吗？

我刚开始学ADC 我后来用analog库里的理想电容还用考虑mismatch?

chungming · 发表于 2022-10-22 08:22:15

本帖最后由 chungming 于 2022-10-22 08:24 编辑

The switches have charge injection or some other non-ideal effects. try to also use idea switch for the switches. And there is nothing to do with improving the ENOB if you decrease the unit capacitance.