手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
其中一个Design的几个文件
举报
suzhouwuyanzu 发表于 2022-10-19 11:04 网表里没定义?
菜鸟一号 发表于 2022-10-20 16:37 还少个lib数据,你自己看一下reference flow,需要从init重新泡一下
bigboy1019 发表于 2022-10-20 21:07 谢谢您的解答,这是竞赛提供的一个数据集,他们只提供了这几个文件,我的目的是要它产生的layout用于其他 ...
菜鸟一号 发表于 2022-10-21 09:26 那个.v文件不是综合后的网表吗?如果是的话,set init_verilog .v set init_design_settop 1 set init_de ...
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-2-13 06:31 , Processed in 0.023134 second(s), 7 queries , Gzip On, Redis On.