在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1372|回复: 2

[求助] [求助] CDL转schematic中电阻无法识别的问题

[复制链接]
发表于 2022-9-24 16:46:20 | 显示全部楼层 |阅读模式
666资产
最近在617,工艺库是smic18上学习CDL转schematic,经过试验MOS管跟二极管都能成功将CDL转成schematic。但是电阻就一直识别不了,论坛上面以前也有前辈有这样子的困难,但是后面都不了了之了。CDL转schematic最关键的部分是devicemap这个文件的编写,一开始我电阻是跟着论坛中一位前辈的CDL to Schematic转换心得.pdf跟着写的,跟着他写的devicemap,关于电阻的语句如下:
devSelect := resistor rhrpo
        propMatch := subtype rhrpo
        proMap := l segL w segW

然后电路图生不出来,spiceIn.log中会报错,具体显示如下,Master cell smic18mmrf.rhrpo' does not have CDF siminfo data for simulator: 'spectre。

后面的话,又跟着论坛某条帖子写一个,
devSelect := resistor res
        propMatch := r
这么写的话,虽然可以生成电路图,但是电路图里面的管子都是AnalogLib理想库中的res,结果也不理想。



附网表,是两个rhrpo的电阻串联,上面接VDD,下面接GNDA。
.SUBCKT restest GNDA VDD
*.PININFO GNDA:I VDD:I
RR1 net5 GNDA 5.24579K $[rhrpo] $W=2u $L=10u M=1
RR0 VDD net5 5.24579K $[rhrpo] $W=2u $L=10u M=1
.ENDS


我自己还是更偏向第一个devicemap的语言,因为我的MOS跟二极管都是跟第一个差不多的,但是不懂为什么在写电阻的时候它就是时别不出来。

 楼主| 发表于 2022-9-24 17:07:11 | 显示全部楼层
自己在顶一下,发了两条一样的内容
 楼主| 发表于 2022-9-24 19:51:46 | 显示全部楼层
在顶一下,等大佬。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 05:56 , Processed in 0.014640 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表