[求助] ESD 器件之间的会不会出现Latch Up 问题？

[复制链接]

gday1mate

发表于 2023-7-27 16:40:05 | 显示全部楼层

确信是latch-up，形成了PNPN结构，PNPN依次是lpnp的E，BE的N-WELL，P-SUB以及ggnmos的P-WELL，最后是source的N+。当从VCC打正压时，会构成latchup的必要条件。拉间距可以理解成SCR器件中的提高BV的动作，这样在做ESD的时候不达到它的BV，就不会烧

回复支持 1 反对 0

1 23 / 3 页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

查看 »

GMT+8, 2024-5-1 20:11 , Processed in 0.013825 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

[求助] ESD 器件之间的会不会出现Latch Up 问题？

站长推荐 /2