在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3250|回复: 1

[求助] *Error* eval: unbound variable - simVerilogAmsCompileVAAsVAMS

[复制链接]
发表于 2022-9-15 15:45:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大佬们,我的仿真器突然不能仿真带有VerilogA器件的schematic了,报错在图中红色框和红线上。这种需要怎样解决?我采用的方法:重新生成一个verilogA模块也没有用,跑我同事的电路也没有用,都有这种报错。是哪里有问题?需要怎么改。之前很正常的都能用。

报错的内容

报错的内容
 楼主| 发表于 2022-9-15 16:31:50 | 显示全部楼层
已解决,我直接重启terminal后,再次打开就可以了,这个VNC服务器可能经常犯毛病。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 11:44 , Processed in 0.015493 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表