在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 1378|回复: 3

[求助] Cadence spectre跑有veriloga模型的仿真时怎么显示模型内的参数

[复制链接]
发表于 2022-9-14 05:03:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
楼主新手,求好心人指点!
有一个数模混合的电路需要仿真,其中数字部分是用veriloga写的一个模型。直接用Cadence virtuoso中的spectre进行了仿真,提问怎么才能print出这个veriloga模型中的一些变量参数帮助debug呢?
发表于 2022-9-14 09:56:32 | 显示全部楼层
做个pin拉出来?
发表于 2022-9-14 10:11:46 | 显示全部楼层
image.png
你可以看一下Cadence Verilog-A Language Reference,在cadence安装目录的docs文件夹下可以找到,或者你直接下载附件
VerilogA.pdf (2.32 MB, 下载次数: 20 )
 楼主| 发表于 2022-9-14 14:32:00 | 显示全部楼层


luciano 发表于 2022-9-14 10:11
你可以看一下Cadence Verilog-A Language Reference,在cadence安装目录的docs文件夹下可以找到,或者你直 ...


感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-4 19:47 , Processed in 0.020017 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表