ERC错误

liuliuliu320 · 发表于 2022-9-13 18:53:28

您需要登录才可以下载或查看，没有账号？注册

x

chip有如下截图ERC错误：

gnd_m5v与sub在chip就是接一起的，为什么还会报short circuit的错误

，把其中一个的label 层在layout上删掉就不报错了，不知道什么原因导致的，这里是BCD工艺。

308018366 · 发表于 2022-9-16 14:38:57

原因就是因为图中的：different names on one net。
一条线上不能有两个名字啊，即使在schematic中也肯定不是。

liuliuliu320 · 发表于 2022-9-16 16:57:09

308018366 发表于 2022-9-16 14:38
原因就是因为图中的：different names on one net。
一条线上不能有两个名字啊，即使在schematic中也肯定不 ...

底层就是两个名字，只是在chip接在一起，chip这层就只有有个名字。

李幕白 · 发表于 2022-9-16 17:04:41

liuliuliu320 发表于 2022-9-16 16:57
底层就是两个名字，只是在chip接在一起，chip这层就只有有个名字。

对啊，所以你得注意一下这个ERC是不是指的是底层模块的错误呢？因为底层模块不解决是会累计到顶层的。

liuliuliu320 · 发表于 2022-9-16 17:43:14

李幕白发表于 2022-9-16 17:04
对啊，所以你得注意一下这个ERC是不是指的是底层模块的错误呢？因为底层模块不解决是会累计到顶层的。
...

底层单独跑也没有错，底层没接一起不会报错，顶层接一起了就报错了。

cucume_cn · 发表于 2022-9-16 17:55:31

你得看这个ERC是报的顶层cell名还是底层的，都会有区分多地的层的，加上就没事了

李幕白 · 发表于 2022-9-19 08:57:42

liuliuliu320 发表于 2022-9-16 17:43
底层单独跑也没有错，底层没接一起不会报错，顶层接一起了就报错了。

...

你的顶层一共标记了两个TEXT 一个是SUB 一个是GND 这两个连一起了，电路图怎么可能两个连一起呢？你要区分清楚电路的端口的名称还有线的名称。依据经验，保留地的TEXT，删掉SUB。或者电路图这边的SUB跟GND是断开的没有短接。有可能是你DRC没清完全，有层次短接了你没发现。

note30933 · 发表于 2022-9-19 09:35:58

加psub2layer

zsen · 发表于 2022-9-19 10:00:43

看看你的这个设置

liuliuliu320 · 发表于 2022-9-19 11:54:41

zsen 发表于 2022-9-19 10:00
看看你的这个设置

这个设置在哪？？？

[求助] ERC错误