设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › ERC错误
12
返回列表 发新帖
楼主: liuliuliu320

[求助] ERC错误

[复制链接]
liuliuliu320
 楼主| 发表于 2022-9-19 11:56:02 | 显示全部楼层


note30933 发表于 2022-9-19 09:35
加psub2layer


SUB就一个，顶层SUB和GND接一起。
回复 支持 反对

举报

zsen
发表于 2022-9-19 13:35:03 | 显示全部楼层


liuliuliu320 发表于 2022-9-19 11:54
这个设置在哪？？？


“TEXT DEPTH PRIMARY”将这句话加入到你的LVS_runset或者到LVS界面的LVS Option->Include ->勾上Include Rule Statements，在下面框里加“TEXT DEPTH PRIMARY”，试试
回复 支持 反对

举报

ncash0933
发表于 2022-9-19 14:47:21 | 显示全部楼层
rule file
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 19:14 , Processed in 0.015785 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表