在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2020|回复: 2

[求助] verilog-ams模型仿真数据精度

[复制链接]
发表于 2022-9-8 16:20:54 | 显示全部楼层 |阅读模式
50资产
我在用verilogams模型仿真的时候,如果输入数据幅度太小,内部保存的数据就会偏向于离散信号
并且这种情况在减小仿真时间间隔后也一样
如果继续降低输入数据变化幅度,内部保存的数据就是0
想问一下如何才能提高verilog-ams模型中,wreal数据类型的数据精度

下图中,紫色的正弦信号就是输入的理想信号,绿色信号就是保存之后的数据
第二幅图输入信号幅度更小,将内部保存的数据直接拉出来看变成了0
输入信号是wreal类型,输出信号也是wreal类型,直接将输入赋值给输出就会出现以下情况
大致的语句就是
module A(IN,OUT);
input IN;
output OUT;
wreal IN;
wreal OUT;
assign OUT=IN;
endmodule
image.png image.png

image.png

最佳答案

查看完整内容

看看E2R/R2E的精度,我记得是vdd/64
发表于 2022-9-8 16:20:55 | 显示全部楼层
看看E2R/R2E的精度,我记得是vdd/64
 楼主| 发表于 2022-9-14 10:13:03 | 显示全部楼层


valar777 发表于 2022-9-12 20:23
看看E2R/R2E的精度,我记得是vdd/64


我在Connect Rule里面找到了E2R和R2E,修改了之后就能提高精度了,谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 08:14 , Processed in 0.016195 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表