使用gm/id设计两级运放，下方nmos管消耗了全部的VDS

xj_666

我使用gm/id 设计两级全差分运放，如图所示，按理来说设计预计下方nmos管分配300mV的Vds,上方每个管子大概分配200mV电压，但是仿真出来，nmos消耗了全部的Vds,1.2v电压

yeuhern0328

檢查一下你PMOS跟cascode PMOS的size吧,
上面兩顆PMOS都壓到了

或是你的bias current是你圖上所顯示的值嗎??
這些地方檢查一下應該可以解決

frostbitegbk

缺少共模反馈，导致部分管子没工作在饱和区

aprecedezxn

感觉你这个有点问题啊，电源电压这么低，跌了这么多管，电流也很大；建议你降低电流，让管子工作在亚阈值区，应该就可以了。否则你这工作在饱和区条件不能满足。也就是如果所有管子工作在饱和区，VDS要大于VTH的，肯定满足不了1.2V这个条件。

xj_666

   

frostbitegbk 发表于 2022-9-7 10:17
缺少共模反馈，导致部分管子没工作在饱和区

请问我只要设计这种折叠共源共栅，一定需要共模反馈凯来确保拥有保证mos管工作在饱和区的VDS吗？

xj_666

   

aprecedezxn 发表于 2022-9-7 10:45
感觉你这个有点问题啊，电源电压这么低，跌了这么多管，电流也很大；建议你降低电流，让管子工作在亚阈值区 ...

我感觉1.2v足够了，电流是依据GBW(决定gm),gm/id=10确定的

novaming

全差分没有共模反馈，很容易就跑线性区了
1.2V玩这种套筒式的，几乎就没啥摆幅了

xj_666

   

novaming 发表于 2022-9-7 15:51
全差分没有共模反馈，很容易就跑线性区了
1.2V玩这种套筒式的，几乎就没啥摆幅了 ...

我也觉得1.2V电源电压比较低，但是我x现在练手的是14nm的mos管，1.5V感觉是极限了。我去加上共模反馈。

frostbitegbk

   

xj_666 发表于 2022-9-7 15:35
请问我只要设计这种折叠共源共栅，一定需要共模反馈凯来确保拥有保证mos管工作在饱和区的VDS吗？
...

如果只闭环工作可以不用加直接闭环仿真，如果要开环工作要加CMFB。闭环仿真获取开环参数可以采用直流闭环，交流开环或者iprobe器件

xj_666

   

frostbitegbk 发表于 2022-9-16 08:52
如果只闭环工作可以不用加直接闭环仿真，如果要开环工作要加CMFB。闭环仿真获取开环参数可以采用直流闭环 ...

好的，谢谢，我就是开环仿真，已经学会了。我的问题在于设计偏置和尺寸有问题，并且应该加上共模反馈电路，特别是全差分运放。