【新人求助】本研项目《基于RSIC-V的开源SoC芯片设计与架构优化》

LiMX_siris

本人开学大三，参加了本研项目。暑期经过讨论后，初步拟定，选择以PULP平台上的CVA6 risc-v core为基础，研究CVA6这个开源的RSIC-V core的验证，跑通tesetbench，再探索FPGA上的验证。最终的目标是放到FPGA上进行性能验证。
导师让我先学习体系结构相关的知识，同时根据CVA6的GitHub链接自己研究。
CVA6：GitHub - openhwgroup/cva6: The CORE-V CVA6 is an Application class 6-stage RISC-V CPU capable of booting Linux
verification environment：GitHub - openhwgroup/core-v-verif: Functional verification project for the CORE-V family of RISC-V cores.
Introduction — CORE-V Verification Strategy documentation (openhwgroup.org)
目前基本上大致过了一下体系结构的内容，还算比较好理解。但是我在研究GitHub上的README，以及上述第三个documentation的链接时，遇到了很大的困难。文章中各种UVM、Simulator、Compiler、Testbench、RTL之类的眼花缭乱。即使我跟着它的guide，成功运行了hello world，但是从头到尾，我并不知道每一步都在干什么。
在此我想请教论坛的各位，如果我想系统地学习一下上述的这些知识，应该看哪方面的书籍或课程？
我已经联系过导师，导师给我的回复是“网上有很多用法介绍”。但是我现在连学习的方向都十分迷茫，无从下手，更遑论研究了。
先感谢各位的耐心回复和指导了！谢谢！

courageheart

个人看法：
1、如果只是简单跑流程，为何使用cva6，何必把自己搞复杂了，体系架构课本只是让你了解CPU的指令架构，微架构设计需要存储理论、总线理论、CDC理论等
2、如果只是跑C code，个人不建议去了解底层硬件仿真平台，而是学习linux下的软件编译、链接及加载流程和模拟器，这需要软件架构等相关理论，比如堆栈的深度和进程调度
3、若想了解硬件仿真平台，那就从简单的verilog/system verilog硬件描述语言及python等脚本语言开始学习，然后再学习UVM

每个单项都需要时间来学习沉淀，找好方向，然后打牢基础！从题目来看，方向应该是前端设计（更具体点应该是CPU内核的优化）！找机会加入一个学习团队，例如香山一生一芯计划，目标和分工明确，导师认真负责，这样对自己的成长会更有利些！

班花i

我也是刚大三。之前从集创赛的ARM赛题入手，从cortex-M0开始慢慢了解体系结构设计。最近在写CPU，就在大量找RISCV的开源处理器设计，看到cva6le。不过因为自己不太会sv和不是主要搞验证的，就放弃了。如果你要搞处理器设计和体系结构的话，就像上一层楼说的一样，选个方向。建议从小的项目入手。如果一开始项目比较大，而且是sv的话，可能就会向你说的一样“眼花撩乱了”。共同进步吧

文拓阿九

课题太大了，可以先不要着急确定方向