在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1861|回复: 2

[求助] 求教一下前端UPF Flow

[复制链接]
发表于 2022-9-1 11:25:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 三岁就十分拽 于 2022-9-1 11:26 编辑

小弟第一次做UPF Flow的设计,自己理解的UPF Flow如下:
1. 架构定义,Spec书写
2. RTL编写
3. VCS NLP仿真
4. Spyglass/VC Spyglass Lint Check
5. RTL Level VC LP Check
6. DC Synthesis
7. Formality (RTL vs DC Netlist)
8. Gate-level Simulation
9. Netlist Level VC LP Check
10. PT
请问前端UPF Flow的话还需要在以上10项基础上加上什么吗?希望有大神帮忙一下!


另外想请教两个问题:1. UPF Flow做Lint检查,Spyglass和VC Spyglass有什么区别吗?
2. Formality和VC Formal两者之间的关系是什么呢?

感谢!


 楼主| 发表于 2022-9-2 09:38:47 | 显示全部楼层
顶顶顶
 楼主| 发表于 2022-9-5 10:56:00 | 显示全部楼层
求助呀
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 10:30 , Processed in 0.015443 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表