在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3049|回复: 11

[求助] 关于PLL noise contributions仿真的困惑

[复制链接]
发表于 2022-8-30 17:25:33 | 显示全部楼层 |阅读模式
100资产
本帖最后由 自在如风 于 2022-8-30 18:44 编辑

用cadence仿真PLL中各部分对整体的噪声贡献时遇到以下问题,期待大佬指导仿真方法来自PLL Verification Workshop(附件里的PDF文件)
文件里指出可分别仿真PLL里各部分的噪声,然后将各部分的噪声加到整体里仿真PLL的噪声,整体电路原理图见图1;图2--图5是各部分噪声加入系统里所乘的系数,不理解LF噪声和VCO噪声所乘系数的含义是什么。图6、7、8描述了各级的增益或传递函数。
image.png
图1 整体电路原理图
image.png
图2 oscref噪声所乘系数(个人理解类似于开关,设为1时加入该部分噪声,为0时不加入)
image.png

图3 pfd-cp噪声所乘系数(个人理解类似于开关,设为1时加入该部分噪声,为0时不加入)

image.png
图4 LF噪声所乘系数(不理解这里的系数有什么含义)
image.png
图5 VCO噪声所乘系数(不理解这里的系数有什么含义)


image.png
图6
image.png
图7
image.png
图8







PLL Verification Workshop.pdf

2.67 MB, 下载次数: 56 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2022-8-30 17:33:02 | 显示全部楼层
坐等大佬
 楼主| 发表于 2022-8-30 17:54:30 | 显示全部楼层
自顶一下
发表于 2022-8-30 23:54:56 | 显示全部楼层
i also confused,.. is it verilogA?
 楼主| 发表于 2022-8-31 09:28:19 | 显示全部楼层


gubels 发表于 2022-8-30 23:54
i also confused,.. is it verilogA?


不是Verilog A
 楼主| 发表于 2022-8-31 10:54:22 | 显示全部楼层
等大佬
 楼主| 发表于 2022-8-31 13:51:28 | 显示全部楼层
登登等灯噔噔噔
 楼主| 发表于 2022-8-31 18:55:16 | 显示全部楼层
请大佬不吝赐教,感谢
发表于 2022-9-2 15:43:59 | 显示全部楼层
相应模块的传递函数
 楼主| 发表于 2022-9-6 09:29:19 | 显示全部楼层


ksg12 发表于 2022-9-2 15:43
相应模块的传递函数


多谢指导,请问这个噪声不是每个模块的输出噪声吗?为什么还要乘以相应模块的传递函数?如果把这个系数理解为传递函数,为什么PFD CP的噪声没有乘这个传递函数?

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:52 , Processed in 0.024093 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表