VCS仿真求助

LCS527 · 发表于 2022-8-20 11:36:04

您需要登录才可以下载或查看，没有账号？注册

x

使用vcs2020.03-SP1在仿真时信号经过assign语句写的BUF后有部分变成不定态，BUF的输出端没有被其他信号驱动。波形图如下：
微信图片_20220820112127.jpg

Edisontian · 发表于 2022-8-20 20:16:46

x态29ns是个线索
或者testbench里面有没有force？这个是verdi trace不到的。

LCS527 · 发表于 2022-8-22 09:22:47

Edisontian 发表于 2022-8-20 20:16
x态29ns是个线索
或者testbench里面有没有force？这个是verdi trace不到的。

非常谢谢大佬的回复！确实是在产生的testbench里面被force了。

seabeam · 发表于 2022-8-22 23:30:24

Edisontian 发表于 2022-8-20 20:16
x态29ns是个线索
或者testbench里面有没有force？这个是verdi trace不到的。

如果想查还是有办法，在编译时加-force_list选项，然后跑的时候加上-force_list force.log, 会把force信息都打印到这个log里

[求助] VCS仿真求助