PLL的reference spur 怎么仿真

wangxiangjun

在cadence virtuoso 关于锁相环的参考杂散怎么仿真，如下图所示的杂散能在cadence virtuoso仿出来吗？可以的话，希望得到帮助，本人小白，希望可以把仿真步骤说的详细点，谢谢

yjj_123

对瞬态波形用dft函数是可以看到杂散的，仿真精度不同对杂散结果有影响，如果你想仿真出图片里这种，用psd函数

wangxiangjun

yjj_123 发表于 2022-8-19 17:08
对瞬态波形用dft函数是可以看到杂散的，仿真精度不同对杂散结果有影响，如果你想仿真出图片里这种，用psd函 ...

首先谢谢你的回复。我对VCO进行tran仿真，把得到的波形进行psd函数变换后，得到下图，基频是1.95G左右，但在0Hz处的峰波最高（不应该基波处最高吗？），基波两边的一次谐波的高度也不对称啊，基波距离0dBm还很远。我不知道是我设置或者操作的问题还是其他问题，希望大佬解答下。

yjj_123

wangxiangjun 发表于 2022-8-19 21:26
首先谢谢你的回复。我对VCO进行tran仿真，把得到的波形进行psd函数变换后，得到下图，基频是1.95G左右， ...

用完psd函数再加一个dBm函数，好像是这样你试试看

wangxiangjun

yjj_123 发表于 2022-8-22 08:43
用完psd函数再加一个dBm函数，好像是这样你试试看

大佬  我给的psd图已经加了  但仿真出来 基频是1.95G左右，但在0Hz处的峰波最高（不应该基波处最高吗？），基波两边的一次谐波的高度也不对称啊，基波距离0dBm还很远。为什么会出现这种情况  希望大佬解答下

nanke

dft时间过短，具体需要多少可以看相关书籍算算。

nanke

nanke 发表于 2022-8-22 14:09
dft时间过短，具体需要多少可以看相关书籍算算。

直接dft 0Hz当然最高，因为直流分量最大

nanke

nanke 发表于 2022-8-22 14:10
直接dft 0Hz当然最高，因为直流分量最大

趁着还在学校，好好补一下信号与系统相关章节吧，不用急着做电路。

wangxiangjun

nanke 发表于 2022-8-22 14:10
直接dft 0Hz当然最高，因为直流分量最大

感谢你的回复。我是通过psd变换然后取dBm得到的波形，载波（1.95GHz）的峰值应该接近0dBm才对，但我这个达不到,而且两边还不对称。左图是我实际的仿真图，右图是sci论文里的图。

yjj_123

wangxiangjun 发表于 2022-8-22 13:49
大佬  我给的psd图已经加了  但仿真出来 基频是1.95G左右，但在0Hz处的峰波最高（不应该基波处最高吗？） ...

瞬态仿真时间太短了，仿个20us再试试