RISCV 只综合 core 进行后仿遇到问题

机智的学渣

针对这个开源的riscv内核PUPL的SoC平台设计PUPLino（https://github.com/pulp-platform/pulpino），我最近在尝试把这个开源的riscv内核后仿跑起来（没有精力把其他模块集成上去），现在问题是综合完了但是有一堆信号直接被assign到0 1，导致后仿出不了结果。

这个平台是基于sv搭的，不知道有无大佬做过类似的开发。
有偿咨询谢谢