请问DC仿真不收敛改变maxiters和gmin收敛后对其他corner输出有什么影响

送你一颗CMOS · 发表于 2022-8-8 10:15:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大佬小弟先说明下仿真情况。目前做的是普通的BGR，cadence618

在DC默认情况下，DC options-maxiters设置为150，options-analog中gmin为1e-14，对电路进行DC扫描输入电源电压，观察输出电压到达99%精度的建立电压，但是在默认情况下使用Assembler该方法对电路进行仿真会发现有些corner下无法收敛。

修改默认仿真条件，将DC options-maxiters设置为150，option-analog中的gmin改为1e-12，重复上面操作，不收敛的corner数量大大减少，但是仍然有8个corner无法收敛，将这8个corner使用修改后的仿真条件进行仿真，结果又收敛了，这是为什么？
同时有1个corner在maxiters=150时其建立电压为1.655V，而当maxiters=200时其建立电压为1.33V，请问哪一个值是正确的，造成这样的原因是什么？

望各位大佬不吝赐教，感谢！

这是啥 · 发表于 2023-3-8 09:24:27

我也碰到有些工艺不收敛，跑DC会碰到homotopy切了好几种最后过了很久自动把gmin降了才跑出结果。还不如直接跑瞬态看工作点快

[求助] 请问DC仿真不收敛改变maxiters和gmin收敛后对其他corner输出有什么影响

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1