在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

EETOP 创芯网论坛 (原名:电子顶级开发网)

便捷登录,只需一步

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
查看: 220|回复: 7

[求助] FPGA不能从FLASH启动

[复制链接]
发表于 2022-8-5 17:12:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有帐号?注册

x
板上7A200T 的FPGA接MICRON 256 spi 1.8V 的flash

使用别人提供的.bin 文件可以从flash启动fpga
自己编了一个PCIE ip的功能JTAG刷入.bit可以启动FPGA , .bin也可写入flash,但是选择boot from configuration memory device 就失败,下电重启也显示not programmed
各种约束比如 spix4 ,configrate,spi buswidth也试过都不行

有没有人碰到过这种情况?
发表于 2022-8-5 20:08:53 | 显示全部楼层
你看看是不是需要考虑这个因素(摘自Xilinx ug470_v1.15 page 52):
image.png


回复 支持 反对

使用道具 举报

发表于 2022-8-5 20:21:14 | 显示全部楼层
另:

使用别人提供的.bin 文件可以从flash启动fpga

你可能是想强调板子设计没问题,其实也不一定,你设计的pcie的板子,因pcie有启动时间的要求,也许你的板子为了提高FPGA配置加载的速度,设计为使用EMCCLK驱动CCLK,并且EMCCLK设计为A7支持的100M,那么,可能别人提供给你的.bin文件并没有使用EMCCLK?

所以,建议你再评估一下是否需要考虑这个因素(摘自Xilinx ug470_v1.15 page 52):

image.png
回复 支持 反对

使用道具 举报

 楼主| 发表于 4 天前 | 显示全部楼层


innovation 发表于 2022-8-5 20:08
你看看是不是需要考虑这个因素(摘自Xilinx ug470_v1.15 page 52):


有试过添加SPI 32bit addr 的约束,没有任何效果
而且从生成bin文件的形式上来看,此约束会在文件头部添加大段“F”的数据,这跟对方的文件内容明显不符

回复 支持 反对

使用道具 举报

 楼主| 发表于 4 天前 | 显示全部楼层


innovation 发表于 2022-8-5 20:21
另:你可能是想强调板子设计没问题,其实也不一定,你设计的pcie的板子,因pcie有启动时间的要求,也许你的 ...


设计的原因感觉不大,因为一开始目的是为了能让他启动,所以用的是最基础的PCIE example design,并没有做什么改动
回复 支持 反对

使用道具 举报

发表于 4 天前 | 显示全部楼层


天堂海豚 发表于 2022-8-9 17:09
设计的原因感觉不大,因为一开始目的是为了能让他启动,所以用的是最基础的PCIE example design,并没有 ...


你这个回复让我措手不及呀!好吧,我现在都不能判断你到底遇到的是如下的哪种类型的问题?
1)一个基于FPGA设计的PCIe外设板卡,计算机启动后不能识别这个板卡?
2)FPGA上电后不能成功地从外置SPI接口的FLASH中加载定义其逻辑行为的配置位流文件?

另:通常来说,你是怎么判断FPGA上电后是否成功从外置FLASH中加载配置位流文件的?
回复 支持 反对

使用道具 举报

 楼主| 发表于 3 天前 | 显示全部楼层


innovation 发表于 2022-8-9 18:38
你这个回复让我措手不及呀!好吧,我现在都不能判断你到底遇到的是如下的哪种类型的问题?
1)一个基于 ...


现象上看是FPGA上电后不能成功地从外置SPI接口的FLASH中加载定义其逻辑行为的配置位流文件

vivado hardware manager显示是FPGA not programmed ,以及 done信号也没有置1
回复 支持 反对

使用道具 举报

发表于 前天 18:57 | 显示全部楼层


天堂海豚 发表于 2022-8-10 09:53
现象上看是FPGA上电后不能成功地从外置SPI接口的FLASH中加载定义其逻辑行为的配置位流文件

vivado hardw ...


Xilinx 7 series FPGA的Master SPI配置模式,在电路(板)设计正确的情况下(这个你用别人的烧录文件试过,应该是对的),容易疏忽的地方并不多呀:1) SPI x1/x2/x4的模式配置
2) CCLK时钟源选择芯片内部振荡器还是外部晶振(如果电路板设计得有的话)
3) 内部振荡器是选择ConfigRate,外部晶振时选择分频比
4) 根据FLASH容量选择SPI接口的地址模式
5) 根据CCLK的频率决定是否使能SPI接口在CCLK下降沿采样数据线
6) SPI接口的FLASH芯片,如要使用x4模式,通常需要写一次FLASH芯片内一个非易失性寄存器中的Quad Enable配置位,这个由impact/vivado软件完成,注意烧录过程中确认一下软件这一步的提示结果



你当前的所有调试步骤从描述的结果来看,都没问题,但能够感觉出来你似乎并没有下功夫去把Xilinx 的ug470仔细研读并消化,所以剩下的事儿,你懂得。。。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2022-8-13 10:25 , Processed in 0.068061 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表