在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2189|回复: 6

[求助] smic55lf库缺少validlayer和validvia

[复制链接]
发表于 2022-7-12 22:17:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人最近装了IC617进行模拟IC学习,但是在创建layout的过程中提示no constraint groups have valid layer and valid via constraint defined.
感觉是库的安装路径出现了问题,导致connectivity generate from source之后没有MOSFET,via,metal,sub等等选项。
想问问大家解决办法。

图片.png
图片.png
下载的smic55lf是有layout信息的。
图片.png
pdk的添加是在library path中添加pdk的地址。
图片.png


图片.png
 楼主| 发表于 2022-7-12 22:24:58 | 显示全部楼层
本人使用的smic55lf pdk

smic55.docx

12.06 KB, 下载次数: 80 , 下载积分: 资产 -2 信元, 下载支出 2 信元

售价: 5 信元资产  [记录]

smic55lf pdk

 楼主| 发表于 2022-7-14 19:39:29 | 显示全部楼层
顶,大家帮一下忙
发表于 2022-7-15 13:23:31 | 显示全部楼层
你当前操作的库attachsmic55工艺库了么
 楼主| 发表于 2022-7-15 22:31:20 | 显示全部楼层


光非 发表于 2022-7-15 13:23
你当前操作的库attachsmic55工艺库了么


您好,请问是lib里添加smic55的工艺库吗?我lib里通过path添加了smic55的位置,然后在lib里可以画schematic,也可以仿真,但是画不了layout。
图片.png

发表于 2023-3-9 17:59:22 | 显示全部楼层
感谢分享PDK
发表于 2023-4-15 01:33:43 来自手机 | 显示全部楼层
你好 我用这个库发现libinit文件load不了  请问你有解决方案吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 14:45 , Processed in 0.031880 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表