设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 发书，ASIC Design and Synthesis, RTL Design Using Ve ...

123 / 3 页下一页

返回列表发新帖

楼主: frj8848

[原创] 发书，ASIC Design and Synthesis, RTL Design Using Verilog

发表于 2022-8-24 11:36:52 | 显示全部楼层

Thanks a lot

回复支持反对

使用道具举报

发表于 2022-8-24 15:51:11 | 显示全部楼层

看看先

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-8-26 12:57:00 | 显示全部楼层

下载看看

回复支持反对

使用道具举报

发表于 2022-8-27 17:34:31 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2022-8-28 06:43:32 | 显示全部楼层

感谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-8-28 07:32:41 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-8-28 11:21:40 | 显示全部楼层

Thanks!!!!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-8-29 19:19:10 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-8-30 00:14:56 | 显示全部楼层

:lol:lol:lol:lol

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-8-30 07:11:41 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

123 / 3 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-10 20:08 , Processed in 0.059443 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表