设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 发书，ASIC Design and Synthesis, RTL Design Using Ve ...
123下一页
返回列表 发新帖
查看: 5980|回复: 22

[原创] 发书，ASIC Design and Synthesis, RTL Design Using Verilog

[复制链接]
frj8848
发表于 2022-7-12 00:40:04 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
看到有人求书，发一个

Vaibbhav Taraate - ASIC Design and Synthesis. RTL Design Using Verilog-Springer (2021).pdf

11.14 MB, 下载次数: 160 , 下载积分: 资产 -4 信元, 下载支出 4 信元

售价: 5 信元资产  [记录]

回复

举报

ichsim
发表于 2022-7-12 10:03:41 | 显示全部楼层
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

yaoqing88
发表于 2022-7-12 10:52:44 | 显示全部楼层
感谢分享
回复 支持 反对

举报

xuleiwx
发表于 2022-7-13 20:02:16 | 显示全部楼层
下载看看
回复 支持 反对

举报

lansen0815
发表于 2022-7-14 09:46:42 | 显示全部楼层
nice guy  
感谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

scion
发表于 2022-8-23 12:16:44 | 显示全部楼层
感謝分享好書
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

QQben
发表于 2022-8-24 09:56:40 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

QQben
发表于 2022-8-24 10:03:11 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

Ralphjh
发表于 2022-8-24 10:45:18 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

AlexKe
发表于 2022-8-24 11:04:06 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

下一页 »
123下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 01:56 , Processed in 0.031736 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表