在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3689|回复: 10

[求助] 调整VDD,GND金属层以降低寄生电阻 求助!!

[复制链接]
发表于 2022-6-27 16:41:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我有两个问题,请教一下诸位
1、一般电源 地线需要用较顶层的金属,例如M7 M8之类,但是我用的MOS的源漏是M1,以及画衬底时能连接OD的只有M1,并且金属层只能一层一层通过VIA连上去,那是不是意味着走线用M8,在每个需要连接的MOS源漏处,以及衬底处都需要从M8--->M1去连接
那不是很麻烦并且占面积呢?

进一步,如果用上述方法的话,一般每两层之间连接的孔需要打几个合适呢?
如果不是的话,是怎么操作呢??
image.png image.png




2、请问一下,大家的衬底是怎么画的,我看的书上是将衬底包PMOS(Nmos)一圈,但这是反相器为例子,
那大家根据工程经验,较为复杂的电路的衬底一般是怎么画的呢?

1656319170887.png

image.png
发表于 2022-6-27 17:47:53 | 显示全部楼层
1:画个小模块例如反相器都要顶层金属那肯定麻烦费面积啊,一般的小模块用不到顶层金属。模拟的孔一般至少两个吧,具体多少个可以看孔的电流密度。一般金属交互打满。
2:所有器件的衬底都成环也挺费面积的,看电路对器件是否有要求,一般反相器就没必要了。
 楼主| 发表于 2022-6-27 18:52:10 | 显示全部楼层


y3.14 发表于 2022-6-27 17:47
1:画个小模块例如反相器都要顶层金属那肯定麻烦费面积啊,一般的小模块用不到顶层金属。模拟的孔一般至少 ...


你好 感谢回复,我现在做的是一个LDO,大概有60个MOS,现在是后仿发现寄生电阻比较大,看到建议用M8可以减小寄生电阻,
那我如果这样做的话,就是得一层一层通过via打过去是吗?
发表于 2022-6-28 09:27:42 | 显示全部楼层
想用M8那肯定是得一层一层打过去,不好打孔可以用底层金属连出去,再接到顶层金属。
发表于 2022-6-28 09:44:47 | 显示全部楼层
或者可以在M1上面铺上M8,直接选择自动打孔,就把m1到m8的孔全部打上了,模拟的孔至少要两个
 楼主| 发表于 2022-6-28 21:51:29 | 显示全部楼层


水语嫣 发表于 2022-6-28 09:44
或者可以在M1上面铺上M8,直接选择自动打孔,就把m1到m8的孔全部打上了,模拟的孔至少要两个 ...


好的 谢谢!


发表于 2022-6-29 19:04:14 | 显示全部楼层
电阻太大可以选择多几层叠一起
发表于 2022-7-1 17:15:00 | 显示全部楼层
为了避免自动打孔可能涉及其他区域,可以选择Stack,Drawn Area,选择Start layer 和End layer,选择区域打孔
发表于 2022-7-4 10:18:55 | 显示全部楼层
学到了
发表于 2022-7-21 09:30:35 | 显示全部楼层
本帖最后由 vermoth 于 2022-7-21 09:35 编辑


chunzhilin 发表于 2022-6-29 19:04
电阻太大可以选择多几层叠一起


你好 我不是太理解这个。同样长度的话 每层金属的电阻应该是固定的,多几层金属的话寄生阻抗不是应该会变大吗?
-----------------------------------------------------------------------分割线------------------------------------------------------------------------------

我理解了 是并联的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-29 22:29 , Processed in 0.024067 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表