设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › tsmc高压工艺DRC错误

发新帖

查看: 2755|回复: 7

[求助] tsmc高压工艺DRC错误

发表于 2022-6-23 16:43:12 | 显示全部楼层 |阅读模式

20资产

1655973405506(1).jpg

1655973426895(1).jpg

新人，有没有大佬能帮我看看这几个错是啥原因，不太会解决，谢谢啦

最佳答案

查看完整内容

1，LV的器件要包在NBL里面，这个错一般可以waived 2，你的poly浮空的，这种一般是你自己在poly上打孔，不是用pcell生成的，检查一下是否有真正浮空的 3，DRM是工厂建议你的rule，可以waive 4,OD的密度不够，需要补dummy 5，DOD是dummy OD的层次，你没用的话就不用管 6，你的MOM电容必须要被MOMDUMMY 覆盖住，自己检查一下吧 ...

回复

发表于 2022-6-23 16:43:13 | 显示全部楼层

1，LV的器件要包在NBL里面，这个错一般可以waived 2，你的poly浮空的，这种一般是你自己在poly上打孔，不是用pcell生成的，检查一下是否有真正浮空的 3，DRM是工厂建议你的rule，可以waive 4,OD的密度不够，需要补dummy 5，DOD是dummy OD的层次，你没用的话就不用管 6，你的MOM电容必须要被MOMDUMMY 覆盖住，自己检查一下吧

EETOP创芯人才网职位发布入口

回复

发表于 2022-7-18 17:40:59 来自手机 | 显示全部楼层

第一个是你缺少hvnw。需要有这个跟nbl进行连接。作为器件衬底环。

回复

发表于 2022-7-18 17:41:53 来自手机 | 显示全部楼层

第二个是你的gate。float

回复

发表于 2022-7-19 13:50:37 | 显示全部楼层

谢谢MrHlayout

EETOP创芯人才网简历投递入口

回复

发表于 2024-6-2 00:32:58 | 显示全部楼层

请问 6 是怎么解决的呢？如果没有使用 MOM，但是fab又不让 waive 的情况下

EETOP创芯人才网职位发布入口

回复

发表于 2024-6-2 18:53:52 | 显示全部楼层

mmo 发表于 2024-6-2 00:32
请问 6 是怎么解决的呢？如果没有使用 MOM，但是fab又不让 waive 的情况下

你没有mom为什么会有这个错误呢，是不是看错了

EETOP创芯人才网简历投递入口

回复

发表于 2024-6-2 18:54:39 | 显示全部楼层

MrHlayout 发表于 2022-6-23 16:43
1，LV的器件要包在NBL里面，这个错一般可以waived 2，你的poly浮空的，这种一般是你自己在poly上打孔， ...

我想问的是，第一个为什么可以waived

EETOP创芯人才网职位发布入口

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-2-12 18:17 , Processed in 0.021023 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表