在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2470|回复: 6

[求助] LDO中间级问题

[复制链接]
发表于 2022-6-8 09:25:05 | 显示全部楼层 |阅读模式
100资产
请教下大家,1 下图LDO红色圈出的部分起到什么作用?有无paper或专利参考?
2 LDO中间加的buffer为什么一般用增益为1的source follower?

已有知识:1 LDO中间加Buffer是为了提供第一级输出小的Cload,功率管输入端小的Rload,将原来低频极点(第一级输出电阻Rout*功率管Cgate)变为2个高频极点,移到UGB以外。


2 图中用2个单极放大器是为了提高PSRR?因为一般来说级数越多越不好保证稳定性。

image.png
发表于 2022-6-8 11:12:20 | 显示全部楼层
朋友你是搞创芯大赛的嘛?方便私聊一下不?
发表于 2022-6-8 17:16:53 | 显示全部楼层
已有知识没什么问题,每一种结构都有它自己的适用范围(没有万能的结构),满足需要的就是好电路
 楼主| 发表于 2022-6-8 19:45:27 | 显示全部楼层
顶。
 楼主| 发表于 2022-6-8 19:47:52 | 显示全部楼层
接下来打算从下面这个paper入手

非常重要eetop.cn_10.1109@CICC.2005.1568779.pdf

438.08 KB, 下载次数: 53 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2022-6-10 14:08:59 | 显示全部楼层
感觉确实啰嗦,不过可能是运放性能不够吧。
发表于 2022-6-12 01:29:09 | 显示全部楼层


lidequan 发表于 2022-6-8 19:47
接下来打算从下面这个paper入手



您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:30 , Processed in 0.020311 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表