在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1537|回复: 1

[求助] 版图衬底点位出错

[复制链接]
发表于 2022-6-5 12:20:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在lvs仿真中,出现大片的VCC和GND报错,观察后发现他把我所以的nmos的衬底都连接成了VCC
我的nmos都连接了GND,但是仿真却将其连至VCC
采用的是tsmc18工艺库

lvs自动生成对应原理图

lvs自动生成对应原理图

版图中绘制

版图中绘制

lvs中对应的layout描述

lvs中对应的layout描述
发表于 2022-6-7 17:13:58 | 显示全部楼层
报告显示的就是你原来的原理图的b极接的gnd,你可能没改过来吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 10:52 , Processed in 0.015822 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表