在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1474|回复: 6

[求助] TSMC28nm工艺数字器件的栅极为什么可以短路

[复制链接]
发表于 2022-5-27 00:23:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
image.png
如图所示,在TSMC28nm工艺中为什么两个不同的数字器件的栅极可以互相连到一起啊?这样两个栅极不是就短路了吗?
发表于 2022-5-27 08:12:44 | 显示全部楼层
poly上横着那条白色的poly cut,切断了。。
 楼主| 发表于 2022-5-27 12:33:58 来自手机 | 显示全部楼层


fengrlove 发表于 2022-5-27 08:12
poly上横着那条白色的poly cut,切断了。。


我看那条白色po层的purpose是test1,请问这个test1是指切断poly的意思吗?
发表于 2022-5-27 13:24:30 | 显示全部楼层
是的。。。
11111111111111.png
 楼主| 发表于 2022-5-27 13:59:37 来自手机 | 显示全部楼层


fengrlove 发表于 2022-5-27 13:24
是的。。。


嗯嗯,我在pdk里没有找到这个对layer的注释文件,可以请问这个文件叫什么大概在什么文件夹吗?谢谢啦~
发表于 2022-5-27 14:04:08 | 显示全部楼层
我这是lvs验证文件
 楼主| 发表于 2022-5-27 14:30:08 | 显示全部楼层


fengrlove 发表于 2022-5-27 14:04
我这是lvs验证文件


哇,我在lvs文件里也找到这个啦,之前在工艺文件里找了好久都没有说明。谢谢你啦~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 19:52 , Processed in 0.025089 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表