TSMC28nm工艺数字器件的栅极为什么可以短路

NRical · 发表于 2022-5-27 00:21:48

您需要登录才可以下载或查看，没有账号？注册

×

如图所示，在TSMC28nm工艺中为什么两个不同的数字器件的栅极可以互相连到一起啊？这样两个栅极不是就短路了吗？

duanzy · 发表于 2022-5-27 13:54:39

如果我没猜错的话，中间的那3条白色的矩形是一种叫做“cut”的东西：）

NRical · 发表于 2022-5-27 14:01:13

duanzy 发表于 2022-5-27 13:54
如果我没猜错的话，中间的那3条白色的矩形是一种叫做“cut”的东西：）

这个层的purpose写的是test1，我问了一下好像确实是用来cut的，谢谢啦~

duanzy · 发表于 2022-5-27 14:18:29

NRical 发表于 2022-5-27 14:01
这个层的purpose写的是test1，我问了一下好像确实是用来cut的，谢谢啦~

tf或者design manual 里面有layer说明吧？怎么会用test 这个草率么？

NRical · 发表于 2022-5-27 14:27:38

duanzy 发表于 2022-5-27 14:18
tf或者design manual 里面有layer说明吧？怎么会用test 这个草率么？

确实是就写了一个test1，所以才比较迷惑

duanzy · 发表于 2022-5-27 14:55:49

NRical 发表于 2022-5-27 14:27
确实是就写了一个test1，所以才比较迷惑

你找一下design manual 看看

duanzy · 发表于 2022-5-27 15:02:31

本帖最后由 duanzy 于 2022-5-27 15:23 编辑

你这个PDK是tsmc28nm正版的么？

我刚刚查的design manual 17：11

NRical · 发表于 2022-5-27 15:21:33

duanzy 发表于 2022-5-27 15:02
你这个PDK是tsmc28nm正版的么？

我刚刚查的design manual 17：11

找到一个掩膜版文件里的说明，好奇怪为什么不直接写一个CPO或者PO(cut)之类的，而是写了个看不出含义的test1

账号		自动登录	找回密码
密码			注册

[求助] TSMC28nm工艺数字器件的栅极为什么可以短路