如何从顶层电路中提取模块名

tfjim · 发表于 2022-5-17 11:25:53

您需要登录才可以下载或查看，没有账号？注册

x

在用hcell，方式进行lvs验证前，需要准备一个 hcell list 文件（top级电路中的模块名）如何使用脚本进行提取cellname？

tfjim · 发表于 2022-6-8 09:36:05

已解决

zhizhu2017 · 发表于 2022-6-8 11:12:54

请问如何实现的？

tfjim · 发表于 2022-6-8 12:03:38

zhizhu2017 发表于 2022-6-8 11:12
请问如何实现的？

这个想法刚开始相通过，skill脚本来实现，但是自己这方面的知识有限，没有解决。你看看我发的贴子，hcelllist小实验。使用calibre -qs 的功能实现的

zhizhu2017 · 发表于 2022-6-8 13:20:00

tfjim 发表于 2022-6-8 12:03
这个想法刚开始相通过，skill脚本来实现，但是自己这方面的知识有限，没有解决。你看看我发的贴子，hcell ...

多谢了

[求助] 如何从顶层电路中提取模块名