verilogA代码写了一个产生0-1023转二进制码，但在仿真时无法成功仿真。

LIT1227 · 发表于 2022-5-10 16:08:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

这是我写的代码
报的错误是这些

我不知道该怎么改？

amodaman · 发表于 2022-5-10 17:32:45

本帖最后由 amodaman 于 2022-5-10 17:36 编辑

1）module 的名字需要和cell 名字相同，一个是 10bit，一个是bi10t, 对不上。

2）不要以数字开头命名cell 名字

3）打开 RFIC_SIM/R-2R-DAC-TB/schematic，然后check-and-save。

LIT1227 · 发表于 2022-5-10 17:45:30

amodaman 发表于 2022-5-10 17:32
1）module 的名字需要和cell 名字相同，一个是 10bit，一个是bi10t, 对不上。

2）不要以数字开头命名cell ...

我改了，然后仿真时提示

amodaman · 发表于 2022-5-10 18:27:44

LIT1227 发表于 2022-5-10 17:45
我改了，然后仿真时提示

check-and-save做了没有呢？

LIT1227 · 发表于 2022-5-10 18:58:38

amodaman 发表于 2022-5-10 18:27
check-and-save做了没有呢？

我改完就check save了然后才仿真的

hardmany · 发表于 2022-5-10 19:00:40

费那劲干嘛，直接用modelwriter，写一个理想的ADC，把参考电压设置在0~1023就可以了嘛

LIT1227 · 发表于 2022-5-10 19:02:25

hardmany 发表于 2022-5-10 19:00
费那劲干嘛，直接用modelwriter，写一个理想的ADC，把参考电压设置在0~1023就可以了嘛 ...

哦哦，没想到，我是看视频里弄的，写出ADC再与DAC相联吗？

hardmany · 发表于 2022-5-11 13:16:01

LIT1227 发表于 2022-5-10 19:02
哦哦，没想到，我是看视频里弄的，写出ADC再与DAC相联吗？

ADC的输出就是二进制码了啊，还要DAC干嘛呢

LIT1227 · 发表于 2022-5-11 15:02:57

hardmany 发表于 2022-5-11 13:16
ADC的输出就是二进制码了啊，还要DAC干嘛呢

我做的是十位的DAC，需要有二进制码的输入，所以想用verilogA写一个输入

hardmany · 发表于 2022-5-11 17:26:42

LIT1227 发表于 2022-5-11 15:02
我做的是十位的DAC，需要有二进制码的输入，所以想用verilogA写一个输入

理想的ADC的输出就可以给DAC做输入了

账号		自动登录	找回密码
密码			注册

[求助] verilogA代码写了一个产生0-1023转二进制码，但在仿真时无法成功仿真。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1