求助三个DRC问题（有截图），smic.18工艺，感谢大家啦

xiaoqianqian · 发表于 2022-5-7 00:50:09

您需要登录才可以下载或查看，没有账号？注册

x

fengrlove · 发表于 2022-5-7 06:13:15

下面的错误解释写的很清楚

amodaman · 发表于 2022-5-7 08:02:23

第一张图的错误说的是衬底接触太远，违反避免闩锁效应而需要的DRC规则。

第二张图是PMOS画在了P-井里面，造成源漏端短路，也构成不了反型层沟道。

第三张图说的是N-井附近没有重掺杂的N+区域，这是工艺所不允许的。

winsm · 发表于 2022-5-7 12:33:50

新手一般衬底打孔会忽略掉。

xiaoqianqian · 发表于 2022-5-7 13:33:58

amodaman 发表于 2022-5-7 08:02
第一张图的错误说的是衬底接触太远，违反避免闩锁效应而需要的DRC规则。

谢谢大佬！！！

xiaoqianqian · 发表于 2022-5-7 14:30:52

amodaman 发表于 2022-5-7 08:02
第一张图的错误说的是衬底接触太远，违反避免闩锁效应而需要的DRC规则。

再请教一下，第三张图，为什么NW还需要N+重掺杂呢，我后面在NW上又加了一层SN，这条DRC算是过了。但是他说SN和SP不能重叠，PMOS怎么可能不重叠呢？有点费解

y3.14 · 发表于 2022-5-7 15:32:57

sn和sp重合叠会有drc问题，pmos加上一个供电的环就行。接相反电位是为了使pn结反偏。

xiaoqianqian · 发表于 2022-5-7 15:45:38

y3.14 发表于 2022-5-7 15:32
sn和sp重合叠会有drc问题，pmos加上一个供电的环就行。接相反电位是为了使pn结反偏。 ...

意思是PMOS接上一个带电的环，这个SN和SP重叠的DRC问题可以忽略，是这个意思吗

amodaman · 发表于 2022-5-7 15:55:16

xiaoqianqian 发表于 2022-5-7 15:45
意思是PMOS接上一个带电的环，这个SN和SP重叠的DRC问题可以忽略，是这个意思吗
...

SN 和SP是完全不可以重叠的，到底是N型还是P型，怎么能兼有呢？

y3.14 · 发表于 2022-5-7 16:09:33

上面大佬说的对，我没说清楚，有drc问题当然就是不行的了。你PMOS接n+AA的环，sn与sp可以挨着，但不能重叠。

[求助] 求助三个DRC问题（有截图），smic.18工艺，感谢大家啦