在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1653|回复: 2

[求助] VDMOS钝化合金后击穿电压下降可能是什么原因

[复制链接]
发表于 2022-5-1 10:55:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一款高压VDMOS,METAL1合金后测试击穿电压正常,但是经过钝化淀积、钝化光刻刻蚀、钝化合金后再次测试,击穿电压下降了接近三分之一,这会是什么因素导致的?
发表于 2022-10-21 13:32:00 | 显示全部楼层
可能是1、减薄;2、钝化层 引入的应力导致
发表于 2022-11-15 21:08:39 | 显示全部楼层
passivation 层的击穿电压低了三分之一

用lcm检查漏电点,排除
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 02:28 , Processed in 0.015270 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表