图像传感器analog gain的疑惑

univerw

最近在学习图像传感器设计，遇到个问题没想明白。
如图，出自sony一篇很多年前的论文“A 1/1.8-inch 6.4 MPixel 60 frames/s CMOS Image Sensor With Seamless Mode Change”，我的疑惑在于，pixel输出直接接到比较器输入，那么paper里写到的analog gain 18dB是怎么做到的？
谢谢！

feynmancgz

改变ramp本身的slope

univerw

feynmancgz 发表于 2022-4-16 18:56
改变ramp本身的slope

谢谢版主！
但是做到8倍增益的话，ramp的摆幅就很小了吧，比如bus在1倍增益是1V摆幅，8倍增益就是125mV，这样比较器噪声和量化噪声是不是就达不到10bit或者12bit精度了？
我看有的这种结构还有做到16倍增益的，那ramp摆幅就更小了，噪声不是更难做到？
不知道哪里没想对。。。

feynmancgz

univerw 发表于 2022-4-17 00:09
谢谢版主！
但是做到8倍增益的话，ramp的摆幅就很小了吧，比如bus在1倍增益是1V摆幅，8倍增益就是125mV， ...

这个要看具体实现了。你也可以在comparator前面就加入amplifier的模拟增益啊

univerw

feynmancgz 发表于 2022-4-17 01:46
这个要看具体实现了。你也可以在comparator前面就加入amplifier的模拟增益啊

...

嗯，加入PGA是比较常见的做法。比较好奇的是，sony和samsung这种不加PGA的是怎么做到8倍或者16倍增益的.....调slope可以做到gain，但是怎么处理噪声呢，前置开环放大的话增益一致性保证不了....
Samsung这篇做了16倍增益，“A Low-power 65/14nm Stacked CMOS Image Sensor”，单纯调slope感觉不太可能，这种一般是怎么做到的呢？

feynmancgz

univerw 发表于 2022-4-17 13:13
嗯，加入PGA是比较常见的做法。比较好奇的是，sony和samsung这种不加PGA的是怎么做到8倍或者16倍增益的.. ...

我不知道该怎么理解你问“怎么处理噪声”。。。小的slope，ramp，comparator是更难处理一些，但不是不能做，再有CIS的噪声不光只是ADC啊，ADC需要做到次要噪声源，主要噪声应来自于source follower。随便找个工艺就想达到sony，samsung的水平，有没有可能？基本没可能！没有Sony，Samsung的工艺优化能力，就不要谈噪声的问题，你去看他们的工艺paper，就知道他们在工艺上做了多大的工作了，所有的大厂都在工艺上进行了无限量的投入。就算你能拿到TSMC的工艺，你也要知道OV在TSMC能用的，跟你能用的是不一样的东西。

直接连comparator，想要加gain去压噪声，这里主要的办法就是改变slope，我想不到其他方式去改变gain，所以我不知道你想得到一个什么样的答案。用其他的工艺，达不到他们的噪声水平，你只有想起他办法，比如CMS。

univerw

feynmancgz 发表于 2022-4-17 16:55
我不知道该怎么理解你问“怎么处理噪声”。。。小的slope，ramp，comparator是更难处理一些，但不是不能 ...

谢谢版主，可能是我没说清楚，我想问的是三个问题：
1、不加PGA，怎么做analog gain？
目前，像您说的，我也只能想到调slope。

2、调slope做到8倍或者16倍增益，readout噪声如何做到12bit adc精度？
因为ramp的幅度会很小，比如1倍增益对应1V，8倍增益就是125mV，对于12bit adc，1LSB就是31uV，可能像您提到的，这两家都对工艺优化投入了很多很多，所以噪声可以做到。对于非这些大厂来说，噪声可能也能做到，只不过需要付出的代价不同。

3、如果做不到12bit adc要求的噪声，那调slope对抑制读出噪声还有没有作用？
通过调slope调增益，可以达到的增益上限就是还可以满足12bit adc的噪声要求，是不是可以这么理解

feynmancgz

univerw 发表于 2022-4-17 20:15
谢谢版主，可能是我没说清楚，我想问的是三个问题：
1、不加PGA，怎么做analog gain？
目前，像您说的， ...

1、不加PGA，怎么做analog gain？
目前，像您说的，我也只能想到调slope。
你也可以增加counter的速度，但这样算analog gain还是digital gain倒是个问题。不过有公司只将改变counter的步长作为digital gain。

2、调slope做到8倍或者16倍增益，readout噪声如何做到12bit adc精度？
因为ramp的幅度会很小，比如1倍增益对应1V，8倍增益就是125mV，对于12bit adc，1LSB就是31uV，可能像您提到的，这两家都对工艺优化投入了很多很多，所以噪声可以做到。对于非这些大厂来说，噪声可能也能做到，只不过需要付出的代价不同。
首先你要明白，减小slope或者说增加gain的目的在什么地方，目的就在于我有更多的LSB位数去找comparator是在什么地方翻转的，那么也就是说我对pixel信号的表示更准确了。所以当你减小slope的时候，quantization noise肯定是相应就减小的。剩下来就是comparator和ramp的噪声问题(当然还有很多其他噪声，像kickback noise，metastability，clock jitter。。。这里只拿着两个举例子)，那么comparator和ramp噪声有没有必要做到31uV呢？你需要搞清楚你的终极目标在什么地方，你的终极目标是更准确的读取pixel信号，而不是做一个125mV满量程的12bit ADC，所以你的comparator和ramp噪声是需要做到比pixel噪声小很多，而不是比31uV小。一个做的非常好的pixel，在column上的噪声大约在100～200uV之间 (analog CDS之后)，你的读取电路的噪声要远小于这个，这是你的目标。

3、如果做不到12bit adc要求的噪声，那调slope对抑制读出噪声还有没有作用？
通过调slope调增益，可以达到的增益上限就是还可以满足12bit adc的噪声要求，是不是可以这么理解
如上所述，肯定是有作用的。你可以把一个ramp ADC最简化的方式想象成一个两级系统：第一级是comparator，这是个voltage-to-time conversion (VTC) 的过程；第二级是counter，这是个time-to-digital conversion (TDC) 的过程。在counter频率不变的时候，TDC就是不变的；而减小slope就相当于增大voltage-to-time的增益。comparator本身的噪声和ramp的噪声都是加在第一级input的，所以他们跟pixel noise的关系永远是1：1（除非你在comparator之前再加 amplifier gain），所以你的目标是把他们做到远小于pixel noise。

univerw

feynmancgz 发表于 2022-4-18 04:33
1、不加PGA，怎么做analog gain？
目前，像您说的，我也只能想到调slope。
你也可以增加counter的速度，但 ...

谢谢版主！我应该是明白啦~~
也就是说，在readout噪声做小的同时，如果还想通过调slope实现对读出噪声的进一步抑制，主要是减小了量化噪声以及后面counter部分引入的噪声，比如jitter。

ttanalog

Thanks