dft做后仿的时候，开头几纳秒的timing violation怎么处理

saicom · 发表于 2022-4-14 15:30:16

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 saicom 于 2022-4-14 15:49 编辑

在仿真开始的10ns内，因为加了sdf，cell和net有延迟，std cell的信号在stable过程中会遇到timing violation
这种情况应该怎么处理呢

greatao · 发表于 2022-4-15 09:59:11

上图看下？要看timing violation有没有影响dft的mismatch。

saicom · 发表于 2022-4-15 11:05:18

greatao 发表于 2022-4-15 09:59
上图看下？要看timing violation有没有影响dft的mismatch。

没影响，0过mismatch
就是log file有报timing violation，想log file干净一点

greatao · 发表于 2022-4-15 11:17:49

那不用管，估计开始的时候，还没进入scan mode吧。

jasminexlj · 发表于 2022-5-13 09:22:11

可以在编译选项的 UDC加上-no_timing_chk_msg，不打印报时序信息

saicom · 发表于 2022-5-16 09:07:27

jasminexlj 发表于 2022-5-13 09:22
可以在编译选项的 UDC加上-no_timing_chk_msg，不打印报时序信息

但这样后面真的出现timing violation是不是就看不到了?

jasminexlj · 发表于 2022-5-17 19:15:49

嗯 log看不到如果出现mismatch，再具体去定位是否notifier跳变就行

[求助] dft做后仿的时候，开头几纳秒的timing violation怎么处理