CMOS I/O 的提速思路。

ol0930 · 发表于 2022-4-7 21:06:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

即将做IO，要求满足SPI通讯协议的同时（上升沿主机发送时钟，下降沿主机接收数据），传输速率达到16MHz；
请问有什么好的结构或者提高IO速度的方法推荐吗？

feynmancgz · 发表于 2022-4-8 06:30:31

本帖最后由 feynmancgz 于 2022-4-8 06:33 编辑

没懂你这个难点在于。。。？ 16M？就直接inverter就不止这个速度了

一般的GPIO就远不止这个速度

ol0930 · 发表于 2022-4-9 12:23:45

feynmancgz 发表于 2022-4-8 06:30
没懂你这个难点在于。。。？ 16M？就直接inverter就不止这个速度了

一般的GPIO就远不止这个速度

我没描述清楚。1、上升沿host发送时钟——时钟经过输入IO之后给到slave——slave处理输出数据——数据经过输出IO的delay给到host，这一整个过程需要小于1/16M/2=31.25ns；

芯片外的loading比较重（150pF，30ohm左右，时钟和数据都需要看到的loading），最理想的情况下，输出IO的delay=31.25-4.5=26.75ns；
考虑到时钟给到slave再到slave输出数据的过程还需要延时（假设10ns），那么输出IO的delay就是16.75ns，也就是是输出IO在面向150pF，30ohm的负载时，worst case速度必须超过56.7MHz。

2、直接用Inverter做输出IO，实现不了输出高阻。

3、谈速度我觉得要先看工况（通讯时序和负载条件）。

ol0930 · 发表于 2022-4-9 12:35:46

feynmancgz 发表于 2022-4-8 06:30
没懂你这个难点在于。。。？ 16M？就直接inverter就不止这个速度了

一般的GPIO就远不止这个速度

有满足速度要求的GPIO可以推荐几个吗？谢谢。

[求助] CMOS I/O 的提速思路。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2