在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2853|回复: 9

[原创] 全差分运算放大器设计

[复制链接]
发表于 2022-4-2 17:11:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
image.png
我设计的是一个全差分的运放,目前在考虑如何调整输出的静态工作点。
未完成指标:输出摆幅>2V,输入失调电压<5mV。
我用的电源电压是1.8V,现在输出的DC工作点是1.42V左右,想降低这个静态工作点到0.9V左右,获得不失真的输出波形
请教各位大佬,我该如何调整我的电路,来降低输出的静态工作点?求求了
发表于 2022-4-2 23:21:48 | 显示全部楼层
cascode去掉吧
发表于 2022-4-3 12:04:27 | 显示全部楼层
你的共模反馈电路有参考电压吗?
发表于 2022-4-3 15:25:33 来自手机 | 显示全部楼层
我比你还惨,输出静态工作点在0V,怎么调都不动
 楼主| 发表于 2022-4-3 16:30:34 | 显示全部楼层


老尤皮 发表于 2022-4-3 12:04
你的共模反馈电路有参考电压吗?


没有,就是从B站看的一个电阻和MOS管构成的CMFB,目前想用另外一种CMFB结构(带有Vcm的电压) image.png ,但是不知道怎么和我的折叠式运放配合到一起
 楼主| 发表于 2022-4-4 11:35:17 | 显示全部楼层


请问,能否细说下,cascode去掉的话,我如何做电流偏置呢?
发表于 2022-4-4 12:52:13 | 显示全部楼层
我觉得这个还是非常基础的 你要是没能理解 建议自己看看书 razavi / gray的书看一看,然后cadence再尝试一下,简单说,dc op 点调对了,这条通路的i 是一样的
发表于 2022-4-7 15:36:10 | 显示全部楼层
全差分放大器是需要共模反馈的,来设置你输出的共模点,另外如果共模点设计合理你这个是可以实现2v的,单边1V上下各留2个VOD 0.8v,刚好还有1v
 楼主| 发表于 2022-4-22 16:50:18 | 显示全部楼层


敬山一休 发表于 2022-4-7 15:36
全差分放大器是需要共模反馈的,来设置你输出的共模点,另外如果共模点设计合理你这个是可以实现2v的,单边 ...


是的,是我CMFB电路的问题。您说的没问题我想再请教下,全差分运放的输入失调电压该如何测试啊?看了那么多视频也没搞懂
发表于 2022-4-24 09:45:27 | 显示全部楼层
你看看这个,希望对你有帮助

CMOS运放仿真规范.pdf

199.29 KB, 下载次数: 24 , 下载积分: 资产 -2 信元, 下载支出 2 信元

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 01:46 , Processed in 0.022471 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表