在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4134|回复: 14

[求助] Bandgap运放补偿问题

[复制链接]
发表于 2022-3-29 22:09:19 | 显示全部楼层 |阅读模式
50资产
9f80575acab3412d5e81335d7bb3605.png
这是电路结构;

25d75b6ac4b93ad366116e8aef61110.png
这是未作补偿的相位图;相位大于零,该如何补偿。感觉低频处有零点

发表于 2022-3-30 06:06:26 | 显示全部楼层
你需要这个PSRR enhance circuit么, 这都变成4级了,compensation有点复杂
发表于 2022-3-30 09:11:12 | 显示全部楼层
电路图是自己画的还是出自哪篇文章,分享下
发表于 2022-3-30 09:37:11 | 显示全部楼层
你的断环在什么地方呢
发表于 2022-3-30 10:00:30 | 显示全部楼层
感謝分享電路出處
发表于 2022-3-30 13:49:06 | 显示全部楼层


Huangshu 发表于 2022-3-30 09:37
你的断环在什么地方呢


这个是不是断错位置了。相位从0开始是不是正反馈
发表于 2022-3-30 16:09:10 | 显示全部楼层
image.png 断环在这里看一下
image.png
发表于 2022-3-31 09:25:32 | 显示全部楼层
增大带宽 让在UGF处相位曲线降下来
发表于 2022-4-1 09:05:58 | 显示全部楼层
运放输出不应该接Core里面电流镜的栅级吗,图里怎么接到Cascode管的栅了
发表于 2022-4-1 11:42:04 | 显示全部楼层
确认电路没接错?相位为啥从0开始变化呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 14:46 , Processed in 0.022010 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表