innovus DRC

lzqxiang

   

qq1656313299 发表于 2022-3-28 15:51
库里我找了 没有filler 只有IOfiller，下面是库里有关physical cell的东西,在添加welltap 和endcap的时候 ...

看一下文档吧！endcap是可能没有的，filler应该有的

qq1656313299

   

lzqxiang 发表于 2022-3-28 15:56
看一下文档吧！endcap是可能没有的，filler应该有的

我在官网上找到了关于cell的解释：
（1）feed

（2）R_feed解释：

（3）p_and_r_notes(lib中并无此单元):
The Layer NWELL overlaps the cell P&R Boundary with maximal 1.50um.
The overlapping NWELL regions of the placed cells build a common NWELL region per row and fulfill automatically the NWELL design rules if a cell is placed at a row end.
This NWELL overlapping per cell has to be considered if the digital cells are placed nearby a memory IP block border:
It is not allowed that any layer cross the IP block P&R Boundary ( same size as IP core definition layer LOCKED). Therefore it is needed to define a HALO region of at least 1.50um around a placed memory IP block which prevents a digital cell placement in this HALO region which would cause a crossing of the digital cells' NWELL with the memory IP layer LOCKED.


（4）feed_cap


上面phy cell中那些用于 addfiller？那些用于addmetal?那些用于endcap？那些用于welltap？
我自己的理解是feed用于addfiller ，R_feed用于add metal 。但是我不知道需不需要加welltap和endcap。
希望大牛指点一下

lzqxiang

   

qq1656313299 发表于 2022-3-28 16:53
我在官网上找到了关于cell的解释：
（1）feed

好像没有endcap和welltap，这2个没有也没关系，DRC能过就行。FEEDCAP和DECAP看着像是filler，addfiller时都用，看看工具怎么选，最后还要看RDC。

qq1656313299

   

lzqxiang 发表于 2022-3-28 17:07
好像没有endcap和welltap，这2个没有也没关系，DRC能过就行。FEEDCAP和DECAP看着像是filler，addfiller时 ...

大佬我知道了，

是由于PG rail和cell内部的blockage导致的short，需要将PG rail的宽度减少来解决drc。
（1）PG_rail的布线宽度由什么决定的？？怎么设置PG rail的宽度啊？？

Clearpeng

   

qq1656313299 发表于 2022-3-28 21:23
大佬我知道了，

是由于PG rail和cell内部的blockage导致的short，需要将PG rail的宽度减少来解决drc。

可能是sroute那里哪个设置不对，小白的猜想

liemk

   

qq1656313299 发表于 2022-3-28 21:23
大佬我知道了，

是由于PG rail和cell内部的blockage导致的short，需要将PG rail的宽度减少来解决drc。

cell的lef上有PG pin 的形状，一般M1的宽度跟cell上的宽度一样