求助！！栅压自举开关仿真结果为什么是这样啊

周一一 · 发表于 2022-3-25 23:58:49

您需要登录才可以下载或查看，没有账号？注册

x

为什么电压保持住了，没有下到0阿？真诚感谢每个能回复的人！！
原理图画的长这样

仿真结果这样

wjx197733 · 发表于 2022-3-26 09:17:51

楼主能说详细些吗？什么信号没下降到0？

老尤皮 · 发表于 2022-3-26 09:51:44

A 1.5-V, 10-bit, 14.3-MS/s CMOS Pipeline Analog-to-Digital Converter

IOBZ4U · 发表于 2022-3-26 11:19:06

本来就是这样啊，怎么会下到0呢？

周一一 · 发表于 2022-3-26 13:34:30

wjx197733 发表于 2022-3-26 09:17
楼主能说详细些吗？什么信号没下降到0？

就是在clk低电平的时候，采样信号不应该变成零吗

周一一 · 发表于 2022-3-26 13:37:36

IOBZ4U 发表于 2022-3-26 11:19
本来就是这样啊，怎么会下到0呢？

采样的话不是应该在clk低电平的时候信号为0吗

IOBZ4U · 发表于 2022-3-26 13:47:03

周一一发表于 2022-3-26 13:37
采样的话不是应该在clk低电平的时候信号为0吗

采样保持啊，这不是在保持吗，clk低电平的时候采样管不是关断吗？怎么会降到0去

周一一 · 发表于 2022-3-26 15:56:18

IOBZ4U 发表于 2022-3-26 13:47
采样保持啊，这不是在保持吗，clk低电平的时候采样管不是关断吗？怎么会降到0去
...

好的好的，感谢♥

geniuswww · 发表于 2022-3-26 16:43:22

s/h，采样完就是保持。你这只能仿个功能，线性度需要进行fft仿真

wjx197733 · 发表于 2022-3-26 18:23:10

我觉得功能是对的。clk为低，开关就应该进入保持状态。
楼主还需要再仿真fft，看看开关的线性度。

[求助] 求助！！栅压自举开关仿真结果为什么是这样啊