在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1669|回复: 6

[求助] 芯片IV测试单个IOpin,为什么其他所有PIN要接gnd

[复制链接]
发表于 2022-3-21 11:37:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
测试芯片IV的时候发现一个选项,将要测量的单个PIN之外其他所有PIN接地,请问这个作用是什么呢?
发表于 2022-3-22 20:10:14 | 显示全部楼层
所有的信号应该是都连接到一个电源环上,为了避免影响,所以才接地。
 楼主| 发表于 2022-3-23 09:19:10 | 显示全部楼层


xudeqiang 发表于 2022-3-22 20:10
所有的信号应该是都连接到一个电源环上,为了避免影响,所以才接地。


关于影响,您能展开说说吗?有一种说法是:遍历所有引脚测IV,其他PIN接GND, 能检测出PIN to PIN short?
发表于 2022-3-27 22:39:13 | 显示全部楼层


Jacky_peng 发表于 2022-3-23 09:19
关于影响,您能展开说说吗?有一种说法是:遍历所有引脚测IV,其他PIN接GND, 能检测出PIN to PIN short ...


个人理解供参考。
目前的好多IO电路是要有保护二极管的,一般是下拉,这样测试管脚的时候,把其他的接地可以减少漏电,避免数值不准。

发表于 2022-3-28 11:15:14 | 显示全部楼层
有漏电
 楼主| 发表于 2022-4-2 10:36:02 | 显示全部楼层


xudeqiang 发表于 2022-3-27 22:39
个人理解供参考。
目前的好多IO电路是要有保护二极管的,一般是下拉,这样测试管脚的时候,把其他的接地 ...


谢谢。
发表于 2022-4-2 10:44:39 | 显示全部楼层
避免其他IO 漏电流 的影响
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-27 07:44 , Processed in 0.022330 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表