DFTC 后到verdi 的波形中有 x 态，想问问是不是有问题？

fatal404

各位大佬好，
自己拿了一个risc_v核，用DFTC 插了scan ，再是tmax 产生tb ，vcs验证
vcs验证结果是 completed woth 0 mismatch  （no timing check  的选项）

然后verdi打开看波形，发现波形中的有X态，想问问这个情况是能够接受的么？
这个跑的是serial 的版本

greatao

你这是串行还是并行仿真？按照你的描述，scanout的X态应该是正常的，scan_en拉低属于capture阶段，这个时候可以不用管scanout的变化，等到capture结束，shift out阶段才开始关注scanout的变化。

greatao

看起来，scan in X，scan out Z，异常情况，串行还是并行仿真？在仿真log中搜索“got=”，不能只看最后的completed with 0 mismatch。

fatal404

greatao 发表于 2022-3-18 13:47
看起来，scan in X，scan out Z，异常情况，串行还是并行仿真？在仿真log中搜索“got=”，不能只看最后的co ...

这个是 - serial 的，然后在vcs 的仿真log中 搜“got=” 并没有搜到内容。

有没有可能是我的tmax 中报了N2 这个错误然后我没有去修？或者是用了sram 的ip 但是在DFTC 里没有处理好，只是在tmax 里加了model？

或者是我VCS 脚本有问题？

附我的VCS 脚本

greatao

仔细检查atpg的log，看是否有error或warning，再用parallel的TB(带psd)仿真看看结果。

fatal404

greatao 发表于 2022-3-18 15:17
仔细检查atpg的log，看是否有error或warning，再用parallel的TB(带psd)仿真看看结果。 ...

你好，我还想问一下，在有的周期里，我的ScanDataOut 在Capture 的时候，也就是Scan_en 拉低的时候有时候会出现X态
我对luanch 和 capture 理解还不到位，想问问这个X态是不是表明这个shift launch capture 失效了？

紫色的那条是Scan_en，其他是ScanDataOut

芯片虫

请教一个问题： DFTC 是啥

guiqix

如果是pattern0是正常的，上电之后 dff内部状态都是未知的，只有当第二次shift，才应该没有X。当然，后面的pattern，也可能会有部分X，工具是能检查到的，ATPG会mask掉该capture值

fatal404

感谢楼上 guiqix 和greatao 两位的回复
问题已经解决了（我觉得应该是……）
谢谢指教~

greatao

是什么？