在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1179|回复: 2

[招聘] CPU公司数字后端综合职位招聘北京上海深圳

[复制链接]
发表于 2022-3-14 17:20:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
微信咨询 yy17cc

数字后端工程师 上海 北京 深圳
职责描述:数字芯片后端设计从Netlist到GDSII;
1. 负责模块级或顶层级的布局规划,电源网络设计,时序收敛,功耗分析,物理验证等APR工作;
2. 完成模块级或顶层级的STA静态时序分析及功耗设计与验证;
3. 完成模块级或顶层级的物理验证DRC/LVS/ERC等;
任职要求:
1. 本科及以上学位,通信,微电子,计算机相关专业,3-5年的芯片物理设计实践经验;
2. 具备熟练的脚本技能(如TCL,Perl,Python等);
3. 熟练使用EDA工具(Cadence/Synposys,例如ICC2,INNOVUS, Star-RC/PT,Calibre, Redhawk/Voltus),熟悉先进制程16 / 7nm等工艺节点;
4. 良好的沟通能力,团队合作能力,英语读写顺畅。
数字后端工程师(综合/时序)  上海 北京 深圳
职责描述:
1. 负责synthesis/Formal check/Low power check等flow的建立与优化
2. 负责SOC芯片的综合实现及网表交付
3. 负责顶层及模块级SDC的结构及流程设计,协同RTL Designer/DFT Engineer完成SDC创建与维护,完成SDC质量检查及交付
4. 负责SOC芯片的chip level timing signoff,配合PR工程师完成timing分析与收敛
任职要求:
1. 5年以上相关工作经验
2. 熟练掌握Synthesis/Formal/STA工具和流程
3. 熟悉7nm或以下工艺,熟悉mv timing signoff
4. 具有良好的脚本能力及分析和解决问题的能力
5. 有责任心,具备团队合作精神

发表于 2022-3-30 21:50:52 | 显示全部楼层
哪家?
回复 支持 反对

使用道具 举报

 楼主| 发表于 2022-4-19 11:13:40 | 显示全部楼层
可以加我微信
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 02:46 , Processed in 0.014198 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表